Ro-ràdh do shònrachaidhean PCIe 5.0

• Ro-ràdh do shònrachaidhean PCIe 5.0

Chaidh sònrachadh PCIe 4.0 a chrìochnachadh ann an 2017, ach cha robh e air a thaiceadh le àrd-ùrlaran luchd-cleachdaidh gus an tàinig sreath 7nm Rydragon 3000 aig AMD, agus roimhe seo cha robh ach toraidhean leithid superchoimpiutaireachd, stòradh àrd-astar clas iomairt, agus innealan lìonra a’ cleachdadh teicneòlas PCIe 4.0. Ged nach deach teicneòlas PCIe 4.0 a chur an sàs air sgèile mhòr fhathast, tha a’ bhuidheann PCI-SIG air a bhith a’ leasachadh PCIe 5.0 nas luaithe o chionn fhada, tha an ìre comharran air dùblachadh bhon 16GT/s làithreach gu 32GT/s, faodaidh an leud-bann ruighinn 128GB/s, agus chaidh an sònrachadh dreach 0.9/1.0 a chrìochnachadh. Chaidh dreach v0.7 den teacsa inbhe PCIe 6.0 a chur gu buill, agus tha leasachadh an inbhe air an t-slighe cheart. Chaidh ìre prìne PCIe 6.0 a mheudachadh gu 64 GT/s, a tha 8 uiread nas motha na PCIe 3.0, agus faodaidh an leud-bann ann an seanalan x16 a bhith nas motha na 256GB/s. Ann am faclan eile, chan eil feum ach air aon seanail PCIe 6.0 gus astar làithreach PCIe 3.0 x8 a choileanadh. A thaobh v0.7, tha PCIe 6.0 air a’ mhòr-chuid de na feartan a chaidh ainmeachadh an toiseach a choileanadh, ach tha an caitheamh cumhachd fhathast air a leasachadh nas motha.d, agus tha an inbhe air an uidheam rèiteachaidh cumhachd L0p a thoirt a-steach às ùr. Gu dearbh, às dèidh an naidheachd ann an 2021, faodaidh PCIe 6.0 a bhith ri fhaighinn gu malairteach ann an 2023 no 2024 aig a’ char as tràithe. Mar eisimpleir, chaidh PCIe 5.0 aontachadh ann an 2019, agus chan eil cùisean tagraidh ann ach a-nis.

An coimeas ris na sònrachaidhean àbhaisteach roimhe, thàinig sònrachaidhean PCIe 4.0 an ìre mhath fadalach. Chaidh sònrachaidhean PCIe 3.0 a thoirt a-steach ann an 2010, 7 bliadhna an dèidh PCIe 4.0 a thoirt a-steach, agus mar sin is dòcha gum bi beatha sònrachaidhean PCIe 4.0 goirid. Gu sònraichte, tha cuid de luchd-reic air tòiseachadh air innealan sreath corporra PCIe 5.0 PHY a dhealbhadh.

Tha a’ bhuidheann PCI-SIG an dùil gum bi an dà inbhe ann còmhla airson greis, agus thathas a’ cleachdadh PCIe 5.0 sa mhòr-chuid airson innealan àrd-choileanaidh le riatanasan tro-chur nas àirde, leithid GPUan airson AI, innealan lìonra, agus mar sin air adhart, agus tha sin a’ ciallachadh gu bheil PCIe 5.0 nas dualtaiche nochdadh ann an àrainneachdan ionad dàta, lìonra, agus HPC. Faodaidh innealan le nas lugha de riatanasan leud-bann, leithid deasgaichean, PCIe 4.0 a chleachdadh.

Airson PCIe 5.0, chaidh an ìre chomharran a mheudachadh bho 16GT/s PCIe 4.0 gu 32GT/s, fhathast a’ cleachdadh còdachadh 128/130, agus chaidh leud-bann x16 a mheudachadh bho 64GB/s gu 128GB/s.

A bharrachd air dùblachadh an leud-bann, bheir PCIe 5.0 atharrachaidhean eile, ag atharrachadh an dealbhaidh dealain gus ionracas nan comharran a leasachadh, co-chòrdalachd air ais le PCIe, agus barrachd. A bharrachd air an sin, chaidh PCIe 5.0 a dhealbhadh le inbhean ùra a lughdaicheas latency agus lughdachadh comharran thar astaran fada.

Tha dùil aig a’ bhuidheann PCI-SIG crìoch a chur air dreach 1.0 den t-sònrachadh sa chiad ràithe den bhliadhna seo, ach is urrainn dhaibh inbhean a leasachadh, ach chan urrainn dhaibh smachd a chumail air cuin a thèid an inneal crìochnachaidh a thoirt a-steach don mhargaidh, agus thathar an dùil gun nochd a’ chiad innealan PCIe 5.0 am-bliadhna, agus gun nochd barrachd thoraidhean ann an 2020. Ach, thug an fheum air astaran nas àirde air a’ bhuidheann inbhean an ath ghinealach de PCI Express a mhìneachadh. Is e amas PCIe 5.0 astar an inbhe a mheudachadh anns an ùine as giorra a ghabhas dèanamh. Mar sin, tha PCIe 5.0 air a dhealbhadh gus an astar a mheudachadh gu ìre PCIe 4.0 gun fheartan ùra cudromach sam bith eile.

Mar eisimpleir, chan eil PCIe 5.0 a’ toirt taic do chomharran PAM 4 agus chan eil ann ach na feartan ùra a tha a dhìth gus leigeil leis an inbhe PCIe taic a thoirt do 32 GT/s anns an ùine as giorra a ghabhas.

Dùbhlain bathar-cruaidh

Bidh am prìomh dhùbhlan ann a bhith ag ullachadh toraidh gus taic a thoirt do PCI Express 5.0 co-cheangailte ri fad an t-seanail. Mar as luaithe an ìre comharra, ’s ann as àirde tricead giùlain an t-soidhne a thèid a thar-chur tron bhòrd PC. Tha dà sheòrsa milleadh corporra a’ cuingealachadh na h-ìre gu bheil innleadairean comasach air comharran PCIe a sgaoileadh:

· 1. Lùghdachadh seanail

· 2. Meòrachaidhean a thachras anns an t-sianal air sgàth neo-leantainneachd impedance ann am prìnichean, luchd-ceangail, tuill troimhe agus structaran eile.

Bidh an sònrachadh PCIe 5.0 a’ cleachdadh seanalan le lughdachadh de -36dB aig 16 GHz. Tha an tricead 16 GHz a’ riochdachadh tricead Nyquist airson comharran didseatach 32 GT/s. Mar eisimpleir, nuair a thòisicheas an comharra PCIe5.0, is dòcha gu bheil bholtadh àbhaisteach bho mhullach gu mullach de 800 mV aige. Ach, às deidh dha a dhol tron ​​​​t-sianal -36dB a thathar a’ moladh, thèid coltas sam bith ri sùil fhosgailte a chall. Is ann dìreach le bhith a’ cur an sàs co-ionannachd stèidhichte air an tar-chuir (dì-chomharrachadh) agus co-ionannachd glacadair (measgachadh de CTLE agus DFE) as urrainn don chomharra PCIe5.0 a dhol tron ​​​​t-sianal siostaim agus a bhith air a mhìneachadh gu ceart leis a’ ghlacadair. Is e 10mV (às dèidh co-ionannachd) an àirde sùla as ìsle a thathar a’ sùileachadh airson comharra PCIe 5.0. Fiù ‘s le tar-chuir le jitter ìosal faisg air foirfe, bidh lughdachadh mòr air an t-sianal a’ lughdachadh meud an t-soidhne chun na h-ìre far am faodar seòrsa sam bith eile de mhilleadh comharra air adhbhrachadh le meòrachadh agus crois-labhairt a dhùnadh gus an t-sùil ath-nuadhachadh.