Ro-ràdh do shònrachaidhean PCIe 5.0

• Ro-ràdh do shònrachaidhean PCIe 5.0

Chaidh an sònrachadh PCIe 4.0 a chrìochnachadh ann an 2017, ach cha robh e a’ faighinn taic bho àrd-ùrlaran luchd-cleachdaidh gus an do chleachd AMD sreath 7nm Rydragon 3000, agus roimhe seo cha robh ach toraidhean leithid supercomputing, stòradh àrd-astar clas iomairt, agus innealan lìonra a ’cleachdadh teicneòlas PCIe 4.0.Ged nach deach teicneòlas PCIe 4.0 a chuir an sàs air sgèile mhòr fhathast, tha a ’bhuidheann PCI-SIG air a bhith a’ leasachadh PCIe 5.0 nas luaithe o chionn fhada, tha ìre nan comharran air dùblachadh bhon 16GT / s gnàthach gu 32GT / s, faodaidh an leud-bann ruighinn 128GB / s. s, agus chaidh an sònrachadh dreach 0.9 / 1.0 a chrìochnachadh.Chaidh dreach v0.7 den teacsa àbhaisteach PCIe 6.0 a chuir gu buill, agus tha leasachadh na h-inbhe air an t-slighe.Chaidh an ìre prìne de PCIe 6.0 àrdachadh gu 64 GT / s, a tha 8 tursan nas àirde na PCIe 3.0, agus faodaidh an leud-bann ann an seanalan x16 a bhith nas motha na 256GB / s.Ann am faclan eile, chan fheum astar gnàthach PCIe 3.0 x8 ach aon sianal PCIe 6.0 airson a choileanadh.A thaobh v0.7, tha PCIe 6.0 air a’ mhòr-chuid de na feartan a chaidh ainmeachadh an toiseach a choileanadh, ach tha an caitheamh cumhachd fhathast ag adhartachadhd, agus tha an inbhe air an gèar rèiteachaidh cumhachd L0p a thoirt a-steach às ùr.Gu dearbh, às deidh an ainmeachadh ann an 2021, faodaidh PCIe 6.0 a bhith ri fhaighinn gu malairteach ann an 2023 no 2024 aig a ’char as tràithe.Mar eisimpleir, chaidh PCIe 5.0 aontachadh ann an 2019, agus is ann dìreach a-nis a tha cùisean tagraidh ann

An coimeas ris na sònrachaidhean àbhaisteach roimhe, thàinig mion-chomharrachadh PCIe 4.0 gu ìre mhath fadalach.Chaidh mion-chomharrachadh PCIe 3.0 a thoirt a-steach ann an 2010, 7 bliadhna às deidh PCIe 4.0 a thoirt a-steach, agus mar sin dh’ fhaodadh beatha shònrachaidhean PCIe 4.0 a bhith goirid.Gu sònraichte, tha cuid de luchd-reic air tòiseachadh a’ dealbhadh innealan còmhdach corporra PCIe 5.0 PHY.

Tha a’ bhuidheann PCI-SIG an dùil gum bi an dà inbhe a’ fuireach còmhla airson ùine, agus tha PCIe 5.0 air a chleachdadh sa mhòr-chuid airson innealan àrd-choileanaidh le riatanasan trochur nas àirde, leithid Gpus airson AI, innealan lìonra, agus mar sin air adhart, a tha a’ ciallachadh gu bheil PCIe 5.0 nas dualtaiche nochdadh ann an àrainneachdan ionad dàta, lìonra, agus HPC.Faodaidh innealan le nas lugha de riatanasan leud-bann, leithid deasg, PCIe 4.0 a chleachdadh.

Airson PCIe 5.0, chaidh an ìre chomharran àrdachadh bho PCIe 4.0 ′s 16GT / s gu 32GT / s, fhathast a’ cleachdadh còdachadh 128/130, agus chaidh leud-bann x16 àrdachadh bho 64GB / s gu 128GB / s.

A bharrachd air a bhith a’ dùblachadh an leud-bann, bheir PCIe 5.0 atharrachaidhean eile, ag atharrachadh an dealbhadh dealain gus ionracas nan comharran adhartachadh, co-chòrdalachd air ais le PCIe, agus barrachd.A bharrachd air an sin, chaidh PCIe 5.0 a dhealbhadh le inbhean ùra a lughdaicheas latency agus lughdachadh chomharran thar astaran fada.

Tha a’ bhuidheann PCI-SIG an dùil an dreach 1.0 den t-sònrachadh a chrìochnachadh ann an Q1 am-bliadhna, ach faodaidh iad inbhean a leasachadh, ach chan urrainn dhaibh smachd a chumail air cuin a thèid an inneal crìochnachaidh a thoirt a-steach don mhargaidh, agus thathar an dùil gum bi a’ chiad PCIe 5.0 tòisichidh innealan am-bliadhna, agus nochdaidh barrachd thoraidhean ann an 2020. Ach, thug an fheum air astaran nas àirde air a’ bhuidheann àbhaisteach an ath ghinealach de PCI Express a mhìneachadh.Is e amas PCIe 5.0 astar na h-ìre àrdachadh anns an ùine as giorra a tha comasach.Mar sin, tha PCIe 5.0 air a dhealbhadh gus dìreach an astar àrdachadh gu inbhe PCIe 4.0 às aonais feartan ùra cudromach sam bith eile.

Mar eisimpleir, chan eil PCIe 5.0 a’ toirt taic do chomharran PAM 4 agus chan eil e a’ toirt a-steach ach na feartan ùra a dh’ fheumar gus leigeil le inbhe PCIe taic a thoirt do 32 GT / s anns an ùine as giorra a tha comasach.

Dùbhlain bathar-cruaidh

Bidh am prìomh dhùbhlan ann a bhith ag ullachadh toradh airson taic a thoirt do PCI Express 5.0 co-cheangailte ri fad seanail.Mar as luaithe a bhios ìre nan comharran, is ann as àirde a bhios tricead giùlain a’ chomharra a thèid a chuir tro bhòrd PC.Tha dà sheòrsa de mhilleadh corporra a’ cuingealachadh na h-ìre gun urrainn dha innleadairean comharran PCIe iomadachadh:

· 1. Attenuation sianal

· 2. Faileasan a tha a 'tachairt anns an t-sianal mar thoradh air neo-sheasmhachd bacadh ann am prìnichean, luchd-ceangail, tuill troimhe agus structaran eile.

Bidh an sònrachadh PCIe 5.0 a’ cleachdadh seanalan le lasachadh -36dB aig 16 GHz.Tha an tricead 16 GHz a’ riochdachadh tricead Nyquist airson comharran didseatach 32 GT / s.Mar eisimpleir, nuair a thòisicheas an comharra PCIe5.0, dh’ fhaodadh gum bi bholtaids àbhaisteach stùc gu stùc de 800 mV aige.Ach, an dèidh a dhol tron ​​​​t-sianal -36dB a thathar a 'moladh, tha coltas sam bith air sùil fhosgailte air chall.Is ann dìreach le bhith a’ cur a-steach co-ionannachd stèidhichte air inneal-sgaoilidh (dì-sgaradh) agus co-ionannachd cuidhteas (measgachadh de CTLE agus DFE) as urrainn don chomharra PCIe5.0 a dhol tro shianal an t-siostaim agus a bhith air a mhìneachadh gu ceart leis a’ ghlacadair.Is e an àirde sùla as ìsle ris a bheil dùil aig comharra PCIe 5.0 10mV (às dèidh co-ionannachd).Eadhon le inneal-sgaoilidh ìosal-jitter a tha cha mhòr foirfe, bidh lughdachadh mòr air an t-sianal a’ lughdachadh leud nan comharran chun na h-ìre far am faodar seòrsa sam bith eile de mhilleadh chomharran air adhbhrachadh le meòrachadh agus crosstalk a dhùnadh gus an t-sùil a thoirt air ais.