Tha Buidheann PCI-SIG air foillseachadh oifigeil inbhe sònrachaidh PCIe 6.0 v1.0 ainmeachadh, ag ainmeachadh gu bheil e deiseil.
A’ leantainn air adhart leis a’ chleachdadh, tha astar an leud-bann a’ leantainn air adhart a’ dùblachadh, suas ri 128GB/s (aon-shligheach) aig x16, agus leis gu bheil teicneòlas PCIe a’ leigeil le sruthadh dàta dà-shligheach làn-dhùbailte, tha an toradh dà-shligheach iomlan 256GB/s. A rèir a’ phlana, bidh eisimpleirean malairteach ann 12 gu 18 mìosan às deidh foillseachadh an inbhe, is e sin timcheall air 2023, a bu chòir a bhith air àrd-ùrlar an fhrithealaiche an toiseach. Thig PCIe 6.0 ro dheireadh na bliadhna aig a’ char as tràithe, le leud-bann de 256GB/s.
Air ais chun na teicneòlais fhèin, thathas den bheachd gur e PCIe 6.0 an t-atharrachadh as motha ann an eachdraidh faisg air 20 bliadhna PCIe. Gus a bhith onarach, tha PCIe 4.0/5.0 na atharrachadh beag air 3.0, leithid an còdachadh 128b/130b stèidhichte air NRZ (Non-Return-to-Zero).
Chaidh PCIe 6.0 atharrachadh gu comharradh cuisle AM PAM4, còdadh 1B-1B, faodaidh aon chomharra a bhith ceithir stàitean còdaidh (00/01/10/11), dùbailte an àireamh roimhe, a’ leigeil le tricead suas ri 30GHz. Ach, leis gu bheil comharra PAM4 nas so-leònte na NRZ, tha e uidheamaichte le inneal ceartachaidh mearachd air adhart FEC gus mearachdan comharran sa cheangal a cheartachadh agus gus dèanamh cinnteach à ionracas dàta.
A bharrachd air PAM4 agus FEC, ’s e cleachdadh còdachadh FLIT (Flow Control Unit) aig an ìre loidsigeach an teicneòlas mòr mu dheireadh ann am PCIe 6.0. Gu dearbh, chan e teicneòlas ùr a th’ ann am PAM4, FLIT, oir tha Ethernet aig astar fìor àrd air a bhith ga chleachdadh o chionn fhada anns an 200G+, agus cha do shoirbhich le PAM4 adhartachadh air sgèile mhòr air sgàth ’s gu bheil cosgais an ìre fiosaigeach ro àrd.
A bharrachd air an sin, tha PCIe 6.0 fhathast co-chòrdail ri cùl-taic.
Tha PCIe 6.0 a’ leantainn air adhart a’ dùblachadh leud-bann I/O gu 64GT/s a rèir an traidisean, a tha air a chur an sàs anns an fhìor leud-bann aon-stiùiridh PCIe 6.0X1 de 8GB/s, leud-bann aon-stiùiridh PCIe 6.0×16 de 128GB/s, agus leud-bann dà-stiùiridh pcie 6.0×16 de 256GB/s. Cha bhith feum aig SSDan PCIe 4.0 x4, a thathas a’ cleachdadh gu farsaing an-diugh, ach air PCIe 6.0 x1 airson sin a dhèanamh.
Leanaidh PCIe 6.0 air adhart leis a’ chòdachadh 128b/130b a chaidh a thoirt a-steach ann an linn PCIe 3.0. A bharrachd air an CRC tùsail, tha e inntinneach a thoirt fa-near gu bheil am pròtacal seanail ùr cuideachd a’ toirt taic don chòdachadh PAM-4 a thathas a’ cleachdadh ann an Ethernet agus GDDR6x, a’ dol an àite PCIe 5.0 NRZ. Faodar barrachd dàta a phacaigeadh ann an aon seanail san aon ùine, a bharrachd air dòigh-obrach ceartachaidh mearachd dàta le latency ìosal ris an canar ceartachadh mearachd air adhart (FEC) gus leud-bann a mheudachadh a dhèanamh comasach agus earbsach.
Is dòcha gum bi mòran dhaoine a’ faighneachd, chan eil leud-bann PCIe 3.0 air a chleachdadh gu tric, dè an fheum a th’ ann an PCIe 6.0? Air sgàth àrdachadh ann an tagraidhean acrach dàta, a’ gabhail a-steach inntleachd fuadain, tha seanalan IO le ìrean tar-chuir nas luaithe a’ sìor fhàs mar iarrtas luchd-ceannach sa mhargaidh proifeasanta, agus faodaidh leud-bann àrd teicneòlas PCIe 6.0 coileanadh thoraidhean a dh’ fheumas leud-bann IO àrd fhuasgladh gu h-iomlan, a’ gabhail a-steach luathaichean, ionnsachadh innealan agus tagraidhean HPC. Tha PCI-SIG cuideachd an dòchas buannachd fhaighinn bhon ghnìomhachas chàraichean a tha a’ sìor fhàs, a tha na àite teth airson leth-chonnsachaidhean, agus tha Buidheann Ùidh Shònraichte PCI air buidheann-obrach Teicneòlais PCIe ùr a chruthachadh gus fòcas a chuir air mar as urrainn dhaibh gabhail ri teicneòlas PCIe ann an gnìomhachas nan càraichean a mheudachadh, leis gu bheil iarrtas nas motha an eag-shiostam airson leud-bann follaiseach. Ach, leis gu bheil am microprocessor, GPU, inneal IO agus stòradh dàta comasach air an t-sianal dàta a cheangal, PC gus taic fhaighinn bho eadar-aghaidh PCIe 6.0, feumaidh luchd-saothrachaidh motherboard a bhith air leth faiceallach gus an càball a chuir air dòigh a dh’ fhaodas comharran àrd-astar a làimhseachadh, agus feumaidh luchd-saothrachaidh chipset ullachaidhean iomchaidh a dhèanamh cuideachd. Dhiùlt neach-labhairt bho Intel a ràdh cuin a thèid taic PCIe 6.0 a chur ri innealan, ach dhearbh iad gum bi taic aig Alder Lake luchd-cleachdaidh agus Sapphire Rapids agus Ponte Vecchio air an taobh frithealaiche ri PCIe 5.0. Dhiùlt NVIDIA cuideachd a ràdh cuin a thèid PCIe 6.0 a thoirt a-steach. Ach, tha BlueField-3 Dpus airson ionadan dàta mu thràth a’ toirt taic do PCIe 5.0; Chan eil an Sònrachadh PCIe ach a’ sònrachadh nan gnìomhan, an coileanadh, agus na paramadairean a dh’ fheumar a chur an gnìomh aig an ìre fiosaigeach, ach chan eil e a’ sònrachadh mar a chuireas iad sin an gnìomh. Ann am faclan eile, faodaidh luchd-saothrachaidh structar an ìre fiosaigeach de PCIe a dhealbhadh a rèir an fheumalachdan fhèin agus na suidheachaidhean fìor gus dèanamh cinnteach à gnìomhachd! Faodaidh luchd-saothrachaidh càbaill barrachd àite a chluich!
Àm puist: 4 Iuchar 2023
